Publication number: JP 62-154759

Date of Publication of application: July 09, 1987

Application number: JP 60-294105

Date of filing: December 27, 1985

SEMICONDUCTOR DEVICE AND MANUFACTURE THEREOF

Abstract:

PURPOSE: To improve the step coverage of a surface protecting film, to improve the moisture resistance of an electrode wiring and to make it possible to apply devices to multilayer interconnection, by forming the electrode wiring in two layers of a high-melting-point metal layer and a low-melting-point layer, and rounding the corners of the upper low-melting-point metal layer.

CONSTITUTION: An insulating layer 12 is formed on the main surface of a semiconductor substrate 11, on which a semiconductor element is formed. A high-melting-point metal layer 13 is formed on the layer 12. A low-melting-point metal layer 14 is formed on the surface of the layer 13. Then the high-melting-point metal layer 13 and the low-melting-point metal layer 14 are etched in accordance with a wiring pattern and an electrode wiring 15 is formed. Thereafter, heat treatment is performed so as to round the corners of the surface of the low-melting-point metal layer 14 corresponding to the upper part of the electrode wiring 15. An insulating film 17 is formed on the electrode wiring 15, whose corners are rounded, and on the surface of the insulating layer 12. As a material for said high-melting-point metal layer 13, e.g., Mo, W, Ta, Ti or the like or silicide thereof is used. As a material for the low-melting-point metal layer 14, e.g., Al, Al-Si, Al-Cu, Al-Ti or the like is used. The temperature of said heat treatment is set in the vicinity of the melting point of temperature of the low-melting-point material, e.g., at 500W600°C for Al-Si.

PATENT ABSTRACTS OF JAPAN

(11) Publication number:

62-154759

(43) Date of publication of application: 09.07.1987

(51) Int. CI.

H01L 21/88

(21) Application number : 60-294105

(71) Applicant : NIPPON DENSO CO LTD


(22) Date of filing:

27. 12. 1985 (72) Inventor : KUBOKOYA RYOICHI

(54) SEMICONDUCTOR DEVICE AND MANUFACTURE THEREOF

(57) Abstract:

PURPOSE: To improve the step coverage of a surface protecting film, to improve the moisture resistance of an electrode wiring and to make it possible to apply devices to multilayer interconnection, by forming the electrode wiring in two layers of a highmelting-point metal layer and a low-meltingpoint layer, and rounding the corners of the upper low-melting-point metal layer. CONSTITUTION: An insulating layer 12 is formed on the main surface of a semiconductor substrate 11, on which a semiconductor element is formed. A high-melting-point metal layer 13 is formed on the layer 12. A lowmelting-point metal layer 14 is formed on the surface of the layer 13. Then the highmelting-point metal layer 13 and the lowmelting-point metal layer 14 are etched in accordance with a wiring pattern and an



electrode wiring 15 is formed. Thereafter, heat treatment is performed so as to round the corners of the surface of the low-melting-point metal layer 14 corresponding to the upper part of the electrode wiring 15. An insulating film 17 is formed on the electrode wiring 15, whose corners are rounded, and on the surface of the insulating layer 12. As a material for said highmelting-point metal layer 13, e.g., Mo, W, Ta, Ti or the like or silicide thereof is used. As a material for the low-melting-point metal layer 14. e.g., Al, Al-Si, Al-Cu, Al-Ti or the like is used. The temperature of said heat treatment is set in the vicinity of the melting point of temperature of the low-melting-point material, e.g., at 500W600° C for AI-Si.

LEGAL STATUS

[Date of request for examination] [Date of sending the examiner's decision of rejection] [Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

⑩ B 本国特許庁(JP)

① 特許出願公開

@ 公 開 特 許 公 報 (A) 昭62 - 154759

(3) Int Cl. 1

厅内整理番号 證別記号

到公開 昭和62年(1987)7月9日

H 01 L 21/88

6708-5F

審査請求 未請求 発明の数 2 (全4頁)

49発明の名称

半導体装置及びその製造方法

到特 頭 昭60-294105

登出 類 昭60(1985)12月27日

良 一 79発 明 者

刈谷市昭和町1丁目1番地 日本驾装株式会社内

刈谷市昭和町1丁目1番地 日本笔装株式会社 ①出 額 人

外2名 弁理士 鈴江 武彦 30代 理 人

1. 発明の名称

學等体装置及びその製造方法

2、 特許請求の範囲

(1) 半導体素子を形成した半導体基板の主表面上に 形成された絶段層上に、高融点金属層を形成する

上記高歌点金属層の表面上に低融点金属層を形 成する工程と、

上記高数点金属圏および低離点金属圏を配換バ ターンに従ってエッチングして選値配理を形成す る工型と、

上記館仮配線の上部にあたる低融点金温層の表 面の角を丸める熱処理工程と具備し、

上記角を丸めた遺域配換の表面および絶段層の 表面に絶段膜を形成するようにしたことを符徴と する半導体衰量の製造方法。

(2)半導な素子を形成した半導体器版と、

この半導体重複の主表面に形成される絶縁層と、 この絶縁層の配模部に形成される基理点金属か ら成る第1の電便配録と、

この第1の電極配線の上面に形成される低融点 金属から成る第2の電極配器とを集構し、

熱処理によって、上記第2の電板配線の角を丸 く形成し、この第2の君極配線の上に絶縁提が形 放されていることを特徴とする半導体装置。

3. 発明の詳細な説明

[産業上の利用分野]

この発明は、特に電板配規の形成工程を改良し た半導体装置及びその製造方法に関する。

[齊景友斯]

- 逆来の半導体装置の電視配線の形成方法は、例 えば新足の電気的活性層が形成された半導体基板 の主表面上に越段体型を設け、そしてこの絶縁体 盛の上に電極記器材料を削えばスパッタ法等によ り進済し、選返配履署を形成する。次に、この電

個品問題の上にレジストフィルムをのせ、 電極配 融通を選択的に露光し、例えばドライエッチング 等により、不要至分のエッチングを行ない 電極配 深パターンを形成する。そして、この電性配線パ ターンが形成された後に、その上に別えば PーSiN、CVD-PSG、スパックSiO2 等を表面保護類として形成している。

理を行なう。この場合、上記リフロー温度を抵離 点金盆材料の融点温度前後に設定することにより、 低限点金煮酒のみを容融し、その角が丸くなるようにする。

〔作用〕

上記のようにして選成される電板配換にあっては、その表面の角が丸みを搭びた状態となるため、その上に表面保護額を形成した場合、環体配線の角で肉類状態にならない。このため、ステップカバレッジのよい表面保護類が形成できるものである。

[足明の実施房]

以下図面を参照してこの発明の一実施例を説明する。第1図乃至第4図は、半導体管理の電便記録型における新面構造図である。まず、第1図に示すように、例えば予めトランジスタ等を形成した半導体登板11の主き面上の絶疑暦12上に、例えばCVD法、スパック滅音法、電子ピーム法等に

[発明が解決しようとする問題点]

この発明は上記のような点に名みなされたもので、 表面保護機のステップカバレッジを向上させることによる関係配理の耐湿性の向上と、 多質配限の適用を可能とするような学項は安置及びその製造方法を提供するものである。

[問題点を解決するための手段]

次に、上記低融点会風祭14の形象面上にいわゆるフォトリソグラフィーによりレジストバターン16を形成する。そして、このレジスト15のパイーンをマスクとして第2回に示すように、先生エッチングによってエッチングする。なお、低融点金属番14をのエットエッチンがする。なお、低融点金属番14を同時にウェットエッチン

してもよい。

. . .

このようにして、低致点会返還はおよび喜致点 金属層 13のエッテングを行ない電視配限部 15のパー ターンが形双された後は、上記レジストフィルム 16を徐云し、有効なりフロー温度にて熱迅理を行 なう。このリフロー温度は、低致点金額材料の建し 点温度前後、列えばAI-Siでは50gで~ 600℃に設定する。

すなわう、上記温度において熱処理を行なうと、 高融点金属度13が容融する前に、延融点金属度14 が溶無する。このため、第3回に示すように、斉 融点会員遵13上に、度けて丸みをおびた低融点金 洒瀬 14が形成されることになる。

一温度が函融点金風材料の数点温度以下であるた め、エッチング後のままの状態で保持される。そ して、リフローされる低融点金温費はは、その下 部にあたる高塾点金鳳眉13が、形を閉さず存在し ているため、表面張力を利用することにより、下

なお、多層配為への適用に禁しては、例えば上 記 因 融 点 金 届 選 13 お よ び 低 融 点 金 届 暦 14 の 豊 淳 を 薄くし、電極配線15の段差を小さくするか、ある いはリフロー温度を調整して、低融点金属層14の リフロー形状を変化させて、効果的に行なうこと ができる。

〔発明の効果〕

以上のようにこの発明によれば、気極配録を互 融点金風窟と低融点金風窟の二層にして形成し、 そして上段にあたる低融点金温温の表面の角を丸 めることにより、集務度を下げることなく表面深 護娘のステップカバレッジが改善でき、このため 半導体装置の耐湿性も向上する。また、この構造 により危極配理を覆う絶疑疑が平坦となり、多意 配線への適用も可能となるものである。

4 . 図面の簡単な説明

第1乃至第4回は、それぞれこの発明の一実道 例に係わる製造工程を説明するための電復配度部

グ るしくはドライエッチングによってエッチング 剝にはみだすことなく知る図に示す如く形成でき る.

> なお、ここで上記名便記録部15を低度点金属材 母からなる深度のみで形成すると、熱処理工程に おいて、下地帯子へのダメージがあるものであり、 したがって上記のように電板配線15の下部を基準 点金減費13で形成すれば、電板配線の設備をエッ チング後のままに保持でき、配度間の短路を妨ぐ ことができる。

このようにして、電優配度部15を形成した後は、 その上に表面最近頂切は、別えばPISiN。 CVD-PSG等で、表面保護膜17を第4回に示 すように形成し完了する。ここで、上記第3回に 示したように電優配限部15の角が丸くなっている この場合、上記為融点金函暦13は、上記リフローニため、電極配換部に表面保護規划科からなる薄膜 を形成した薬のステップカバレッジが良くなり、 このため形成される表面保護拠17の表面は、建設 的平坦になり、西集積かつ西耐湿な半導体衰變と なる。更に、この構造により多意思はへの選用が 可能となる。

における半導体装置の新面構造図である。

- 11 --- 半導 体 基 返 、 12 --- 絶 禄 善 、 13 --- 高 胜 点 金 窝 選、 14… 低融点金属層、 15… 電话配提部、 16… レ ジスト、17…表面保護度。

出顛入代理人 弁理士 鈴江 武彦

特開昭62-154759 (4)

